ID de l'article: 000086184 Type de contenu: Dépannage Dernière révision: 15/08/2012

Pourquoi l’option « Activer le suivi DQS en lecture » de l’IP DDR3 SDRAM UniPHY a-t-elle été modifiée entre les versions du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les modifications apportées à l’option de suivi DDR3 Enable Read DQS sont dues à l’amélioration de la fonctionnalité IP DDR3 et à la facilité d’utilisation.

    À partir du logiciel Quartus® II version 11.1 SP2 , l’option de suivi DQS Enable Read a été supprimée du mégawizard UniPHY DDR3. Cette option est maintenant sélectionnée automatiquement si nécessaire et est déterminée par le type de périphérique FPGA, le protocole d’interface mémoire et la fréquence d’horloge de la mémoire.

    Il est fortement recommandé aux utilisateurs de mettre à niveau le logiciel Quartus II avec la dernière version. Cependant, à titre de référence, voici un résumé du paramètre Enable Read DQS Tracking (Activer le suivi des DQS dans les versions antérieures du logiciel Quartus II).

    11.0SP1 : Activer le suivi DQS en lecture est d’abord indiqué dans le mégawizard IP UniPHY DDR3 dans les paramètres PHY -> paramètres PHY avancés.

    11.1 : La fonctionnalité Enable Read DQS Tracking a été désactivée en raison d’un bogue et s’affiche comme grisée dans le mégawizard. Si l’option « Enable Read DQS Tracking » de votre IP DDR3 est sélectionnée et est grisée, une erreur de fitter se produit.

    Pour désactiver l’activation du suivi DQS en lecture, modifiez le fichier IP supérieur UniPHY DDR3 comme illustré ci-dessous et soumettez l’IP :

    Trouver la ligne

    Informations récupérées :

    et passez à

    Informations récupérées :

    11.1SP1 : Activer la fonctionnalité de suivi DQS lecture a été réactive et est un paramètre dans l’IP UniPHY DDR3

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.