ID de l'article: 000086176 Type de contenu: Messages d'erreur Dernière révision: 15/03/2019

Erreur : alt_pr.avmm_slave (0x0.. 0x3f) ne correspond pas à la plage d’adresses du maître (0x0.. 0x7)

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir ce message d’erreur lorsque le fichier board.sys 10 SX BSP Arria® est ouvert à Qsys et vous choisissez l’option « Sync All System Infos » à l’aide de Quartus® Version 17.0 du logiciel Prime.

    Résolution

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus® Prime. Pour contourner ce problème, changez de « largeur d’adresse » de pipe_stage_alt_pr et clock_cross_host_alt_pr à 6. Déplacez l’adresse de clock_cross_host_alt_pr.s0 vers 0xcf00 ou 0xcf40.

    Si vous recompilez la révision de base, cette modification d’adresse doit également être prise en compte dans le fichier suivant a10soc/arm32/driver/hw_mmd_constants.h en modifiant la valeur ACL_PRCONTROLLER_OFFSET en 0xcf40.

     

     

     

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.