ID de l'article: 000086132 Type de contenu: Dépannage Dernière révision: 20/11/2015

La conception HDMI 2.0 ne fonctionne pas pour les débits de données inférieurs à 600 Mbit/s

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque vous exécutez la conception Stratix V pour HDMI version 2.0(racine /altera/altera_hdmi/hw_demo/sv_hdmi2),la conception ne fonctionnera pas pour les résolutions fonctionnant à des débits de données inférieurs à 600 mégabits par seconde (Mbit/s). Ce le problème est causé par un bogue dans le bloc mr_rx_oversample de la conception qui arrête le Cœur HDMI RX provenant de résolutions de verrouillage nécessitant un sur-amplage. Ce problème uniquement affecte la conception HDMI 2.0 des périphériques Stratix V.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème est résolu dans la version 15.0 Mise à jour 2 du cœur IP HDMI.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.