ID de l'article: 000086126 Type de contenu: Dépannage Dernière révision: 07/02/2014

La fermeture du timing pour les interfaces LPDDR2 dures peut ne pas être robuste dans les périphériques SoC Cyclone V

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits LPDDR2.

    Les interfaces LPDDR2 dures ciblant Cyclone les périphériques SoC V peuvent ont des difficultés à boucler le délai.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème est résolu dans la version 13.1.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.