ID de l'article: 000086117 Type de contenu: Information et documentation de produit Dernière révision: 03/07/2014

Comment faire fonctionner Le bloc Regfield pour tous les types d’accès Avalon-ST ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DSP Builder for Intel® FPGAs Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans la version 13.1 et antérieure du constructeur DSP, le bloc RegFiled peut fonctionner uniquement pour un type d’accès particulier du bus. Leslectures ipgées ne sont pas autorisées, de sorte que vous devez conserver les données et l’adresse pour la latence du bus du nombre de cycles du système chaque fois.

    La version 14.0 et la version ultérieure du constructeur DSP permettent des lectures pipelineées pour leock RegField. De plus, vous pouvez utiliser n’importe quel bloc ModelBus en dehors des blocs GPIn, GPOut, ChannelIn et ChannelOut.

    Résolution

    Pour contourner ce problème et permettre des lectures pipelineées, passez à DSP Builder v14.0.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.