ID de l'article: 000086091 Type de contenu: Information et documentation de produit Dernière révision: 13/12/2018

Comment contraindre les broches virtuelles pour l’analyse de synchronisation dans le logiciel Quartus® Prime ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le logiciel Quartus® Prime, l’analyseur de synchronisation utilise un délai d’insertion d’horloge de 0 ns pour les broches virtuelles car elles n’ont pas d’horloge associée. Il en résulte un décalage d’horloge important entre les chemins d’horloge source et de destination.

Résolution

Pour éviter cette violation de synchronisation, effectuez l’une des deux options suivantes :

  • Créez une conception d’enveloppe de registre autour de la broche virtuelle afin qu’elle soit associée à une horloge.
  • Dans le logiciel Quartus® Prime Pro Edition version 17.1 et versions ultérieures, vous pouvez utiliser les contraintes ci-dessous :

Broche Virutal comme port d’entrée : set_input_delay -clock <clock port> -add_delay <delay> <virtual input pin> -reference_pin <la broche d’horloge du registre qui alimente le port d’entrée>

Broche virutal comme port de sortie : port d’horloge set_output_delay <clock > -add_delay <broche> <sortie virtuelle> -reference_pin <la broche d’horloge du registre qui alimente le port de sortie>

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.