ID de l'article: 000086048 Type de contenu: Dépannage Dernière révision: 20/12/2012

Pourquoi la largeur du bit de sortie du cœur FFT a-t-elle été réduite depuis la version 11.0 du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour les FFT à streaming variable fixe, l’algorithme de croissance du bit a été modifié à partir du logiciel Quartus® II version 11.0.   Pour le nouvel algorithme, la croissance globale du bit est inférieure ou égale à Log2 (N) 1, où le N est la longueur de la FFT.   Ce nouvel algorithme nous permet de réduire la largeur du bit de sortie en supprimant les 2 MSB non utilisées dans le domaine de la fréquence.

     

    À titre d’exemple, prenez un FFT 1024 points, avec une largeur de précision de données de 18 bits.

     

    Dans la version 10.1

    Largeur du bit de sortie = largeur de précision des données 2,5 × (log4(MAX(N)) = 31 bits

     

    Dans la version 11.0 et au-delà

    Largeur du bit de sortie = largeur de données de précision log2(N) 1 = 29 bits

     

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.