ID de l'article: 000085998 Type de contenu: Messages d'erreur Dernière révision: 18/05/2021

Erreur interne : sous-système : LVDS, fichier : /quartus/ilh/lvds/lvds_gen6.cpp, ligne : 787

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.3 du logiciel Prime Pro Edition Intel® Quartus® précédente, vous pouvez voir l’erreur interne ci-dessus au stade Fitter lorsqu’une PLL est connectée à plusieurs ips LVDS avec canal outclk sur la même banque d’E/S. Ce problème ne concerne que Intel® Arria® 10 périphériques.

    Résolution

    Ce problème est résolu à partir de la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.