ID de l'article: 000085985 Type de contenu: Dépannage Dernière révision: 29/06/2014

Pourquoi mon bus en mappé de mémoire Avalon reste-t-il suspendu lorsque j’accède au contrôleur de reconfiguration de l’émetteur-récepteur dans les périphériques Arria V, Cyclone V et Stratix V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Avalon® les accès en maqués de mémoire au contrôleur de reconfiguration de l’émetteur-récepteur des Arria® V, Cyclone® V et Stratix® V, les périphériques restent suspendus si les accès sont effectués à des adresses en dehors de l’espace d’adresse spécifié du Tableau 16-8 du Guide de l’utilisateur de l’émetteur-récepteur Phy IP du Altera.

http://www.altera.com/literature/ug/xcvr_user_guide.pdf

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.