ID de l'article: 000085976 Type de contenu: Dépannage Dernière révision: 13/02/2006

Le Stratix circuit de commutation automatique de l’horloge (PLL) amélioré de la boucle à verrouillage de phase peut-il être activé ou désactivé de manière dynamique ?

Environnement

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Non. Le PLL amélioré ne possède pas de port de contrôle dynamique permettant ou désactivant seulement le circuit automatique de commutation de l’horloge ; vous ne pouvez pas contrôler manuellement si le passage automatique était activé ou désactivé. Vous devez programmer le PLL avec le passage automatique activé ou désactivé.

    Vous pouvez activer le circuit de détection d’horloge, mais pas la fonction de commutation automatique. En permettant le circuit de sens de l’horloge, deux ports de sortie PLL CLKBAD0 et CLKBAD1 .sont activés. Ces ports indiquent si les horloges primaires ou secondaires ont cessé d’fonctionner. Ensuite, en utilisant une logique personnalisée, vous pouvez basculer manuellement le port de CLKSWITCH contrôle pour décider si le PLL passe d’un port principal à un port secondaire ou inversement.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.