Vous pouvez activer le circuit de détection d’horloge, mais pas la fonction de commutation automatique. En permettant le circuit de sens de l’horloge, deux ports de sortie PLL CLKBAD0
et CLKBAD1
.sont activés. Ces ports indiquent si les horloges primaires ou secondaires ont cessé d’fonctionner. Ensuite, en utilisant une logique personnalisée, vous pouvez basculer manuellement le port de CLKSWITCH
contrôle pour décider si le PLL passe d’un port principal à un port secondaire ou inversement.
Le Stratix circuit de commutation automatique de l’horloge (PLL) amélioré de la boucle à verrouillage de phase peut-il être activé ou désactivé de manière dynamique ?
1
Avertissement
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.