ID de l'article: 000085954 Type de contenu: Dépannage Dernière révision: 03/10/2014

Le module esclave logique des E/S de cœur IP de RapidIO fournit des données de réponse incorrectes en lecture si le temps d’arrêt se produit pendant la réponse

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Si un cœur IP RapidIO qui comprend un esclave de couche logique d’E/S répond à une demande en lecture et est en cours d’envoi lire des données lorsque les délais de transaction Avalon-MM, la partie de les données en lecture qui n’ont pas encore été envoyées sont endommagées (définies à zéro).

En outre, il est possible que le cœur IP de RapidIO réponde de manière incorrecte à la commande esclave E/S suivante qu’il reçoit sur le port esclave E/S. Il est possible que le cœur IP signale de manière erronée cette transaction au moment de l’arrêt, ou peut fournir une plus petite charge utile de données en lecture que celle demandée. Lla une charge utile plus réduite en lecture peut entraîner le demandeur d’origine à suspendre.

Résolution

Ce problème n’a aucune solution de contournement. Réduire les risques de rencontre ce problème, vous devez définir une valeur d’expiration élevée sur le VALUE terrain du Port Response Time-Out Control CSR décalage 0x124.

Ce problème sera résolu dans une version ultérieure du RapidIO cœur IP.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.