ID de l'article: 000085929 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus lorsque la Stratix fast PLL est utilisée en mode sans compensation ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Lorsque vous utilisez le fast PLL en mode sans compensation dans les versions 4.0 de Quartus II et antérieures, le compilateur déplace incorrectement l’horloge de sortie de la PLL pour compenser les retards du réseau d’horloge. Il s’agit d’un comportement incorrect, car il ne doit y avoir aucune compensation de retard dans ce mode. Ce problème est résolu dans Quartus II v4.0 SP1. Pour garantir un numéro tSU/TCO cohérent lors de la migration vers d’autres appareils Stratix, veuillez utiliser la version 4.0 SP1. Si vous souhaitez maintenir les mêmes relations de synchronisation après une mise à niveau vers Quartus II 4.0 SP1, utilisez la fonction de transfert de phase de la PLL pour replacer le bord de l’horloge à sa position d’origine. Vous pouvez également utiliser cette même technique pour obtenir des temps de tSU/tCO 4.0 SP1 dans les versions SP1 pré-4.0.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.