ID de l'article: 000085915 Type de contenu: Dépannage Dernière révision: 01/01/2015

Quel est le mappage d’adresses local-mémoire par défaut dans le contrôleur HPS SDRAM ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Par défaut, l’option de mappage d’adresses local-mémoire lors de l’utilisation du contrôleur HPS SDRAM est CHIP-ROW-BANK-COL. Il s’agit de l’option Bank Interleave Without Chip Select Interleave décrite au Chapitre 4 Description fonctionnelle - Contrôleur de mémoire HPS du manuel EMIF.

Résolution

Par défaut, l’option de mappage d’adresses local-mémoire lors de l’utilisation du contrôleur HPS SDRAM est CHIP-ROW-BANK-COL.

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Cyclone® V
FPGA Arria® V GX
FPGA Cyclone® V GX
FPGA et FPGA SoC Arria® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.