ID de l'article: 000085891 Type de contenu: Dépannage Dernière révision: 04/05/2015

Échecs de synchronisation erronées dans les interfaces QDR-IV sur Arria 10 périphériques

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les interfaces QDR-IV sur Arria 10 périphériques.

    Les défaillances de synchronisation des E/S suivantes sont susceptibles d’être signalées :

    • Le timing DK par rapport à CK est susceptible de tomber en panne, car le modèle de synchronisation actuel suppose que l’étalonnage DK/CK n’est pas effectué, mais en réalité, l’étalonnage DK/CK est effectué.
    • Le timing d’écriture est susceptible de tomber en panne, car le timing actuel modèle est incorrect.

    Les deux échecs de synchronisation décrits ci-dessus sont faux et peuvent être ignoré.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème est résolu dans la version 15.0.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.