ID de l'article: 000085885 Type de contenu: Dépannage Dernière révision: 25/09/2018

Pourquoi les données se trouve-t-elle hors de ma RAM différées par un cycle d’horloge supplémentaire ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez que les données de votre RAM soient différées par un cycle d’horloge. Ce problème se produit lorsque le type de bloc de RAM est configuré sur AUTO, que l’activation de l’horloge est connectée et que la RAM a été implémentée sous forme de MLAB. Ce problème ne concerne que Intel® Stratix® 10 périphériques.

    Résolution

    Pour contourner ce problème, définissez le type de bloc de RAM sur M20K ou ne connectez pas le mode Clock Enable (Activer l’horloge).

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.