ID de l'article: 000085881 Type de contenu: Dépannage Dernière révision: 26/09/2018

Pourquoi le code source crypté de Verilog HDL ne peut-il pas être synthétisé ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 17.1 et les versions antérieures du logiciel Quartus® Prime Pro Edition, vous pouvez voir des messages d’erreur lorsque vous synthétisez le fichier crypté Verilog HDL. Ce problème se produit lorsque le fichier est ajouté dans l’interface utilisateur graphique.

Résolution

Vous pouvez contourner ce problème en ajoutant des fichiers cryptés dans .qsf (Quartus Settings File) affiché manuellement comme ci-dessous.

set_global_assignment -name VERILOG_FILE <nom de fichier>.vp

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.