ID de l'article: 000085877 Type de contenu: Dépannage Dernière révision: 06/04/2021

Pourquoi le RTL de mon modèle d’insert n’apparaît-il pas dans le fichier HDL VHDL/Verilog attendu ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.1 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir que lorsque vous insérez RTL à partir d’un modèle dans un fichier HDL VHDL/Verilog, le contenu va à un autre fichier HDL VHDL/Verilog.

    Résolution

    Pour contourner ce problème, copiez le contenu du modèle dans l’aperçu et collez-le dans le fichier HDL VHDL/Verilog désigné.

    Ce problème est résolu à partir de la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.