ID de l'article: 000085865 Type de contenu: Dépannage Dernière révision: 13/02/2014

Quelles sont les fréquences d’horloge mémoire minimales prises en charge par l’interface IP d’interface mémoire externe UniPHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les fréquences minimales sont définies par la norme JEDEC® pertinente ou par les fonctionnalités des composants du périphérique FPGA utilisé pour mettre en œuvre l’interface IP de la mémoire externe.

Si une valeur de fréquence trop faible est entrée dans l’onglet Paramètres PHY IP UniPHY -> Fréquence d’horloge de la mémoire, il est affiché en rouge. Le message d’erreur suivant s’affiche dans la fenêtre du message IP indiquant la fréquence la plus basse prise en charge :

Erreur : La fréquence d’horloge de la mémoire spécifiée est inférieure au minimum défini par la spécification DDR. Veuillez sélectionner une fréquence supérieure ou égale à 300 MHz.

Pour obtenir une estimation de la fréquence maximale prise en charge par toute configuration de périphérique et de protocole mémoire, utilisez l’outil d’estimateur de spécificationsde l’interface mémoire externe .

Produits associés

Cet article concerne 21 produits

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Stratix® IV E

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.