Lors de la compilation des contrôleurs DDR3, DDR2, LPDDR2, QDRII ou RLDRAM II avec IP UniPHY à l’aide d’un périphérique FPGA possédant un nombre relativement faible de banques d’E/S, il est possible que vous constatiez un problème et peut-être l’erreur Quartus® II suivante.
Erreur (175020) : Contrainte illégale de la PLL fractionnelle dans la région
Le problème se produit si toutes les banques d’E/S d’un certain côté de la FPGA ont été entièrement utilisées par l’interface mémoire et l’horloge de référence d’entrée PLL et les autres broches d’interface mémoire divers ne possèdent pas la même norme d’E/S que l’E/S de l’interface mémoire.
Définissez l’horloge de référence d’entrée PLL et les autres broches d’interface mémoire divers pour avoir la même norme d’E/S que l’E/S de l’interface mémoire.