ID de l'article: 000085834 Type de contenu: Messages d'erreur Dernière révision: 19/11/2013

Avertissement critique : *_p0_pin_map.tcl : impossible de trouver l’horloge PLL sur les broches *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous verrez ce message d’avertissement critique si vous compilez le contrôleur DDR3 avec UniPHY dans le cadre de la affectation suivante. Dans ce cas, le logiciel Quartus® II ne trouve pas de pll_config_clock.

EXTRACT_VERILOG_STATE_MACHINES set_global_assignment nom désactivé

Le logiciel Quartus II recherche *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE rechercher des pll_config_clock.

L’état va disparaître si vous désactivez la génération d’une machine d’état. Ainsi, le logiciel Quartus® II ne trouve pas l’horloge.

Résolution

Ce problème a été résolu dans la version 13.1 du logiciel Intel® Quartus® Prime Edition.

Produits associés

Cet article concerne 11 produits

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA SoC Arria® V ST

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.