Vous verrez ce message d’avertissement critique si vous compilez le contrôleur DDR3 avec UniPHY dans le cadre de la affectation suivante. Dans ce cas, le logiciel Quartus® II ne trouve pas de pll_config_clock.
EXTRACT_VERILOG_STATE_MACHINES set_global_assignment nom désactivé
Le logiciel Quartus II recherche *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE rechercher des pll_config_clock.
L’état va disparaître si vous désactivez la génération d’une machine d’état. Ainsi, le logiciel Quartus® II ne trouve pas l’horloge.
Ce problème a été résolu dans la version 13.1 du logiciel Intel® Quartus® Prime Edition.