ID de l'article: 000085819 Type de contenu: Dépannage Dernière révision: 29/06/2014

Existe-t-il des problèmes connus lorsque vous essayez de simuler l’IP du logiciel Quartus II versions 12.1 ou 12.1sp1 10GBASE-KR PHY dans Cadence ncsim ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, si vous essayez de simuler les versions 12.1 ou 12.1sp1 10GBASE-KR PHY du logiciel Quartus® II versions 12.1 ou 12.1sp1 Intel® FPGA IP dans Cadence NCSIM, il est possible que les erreurs suivantes s’affichent :

    Erreur:
    ...
    ncelab : *W, STARMT : Ce @* s’étend à la liste vide, ne se réveillera jamais.
    ncelab : *W, STARMT : Ce @* s’étend à la liste vide, ne se réveillera jamais.
    ncelab : *E,CUVMOC : mélange illégal de varibles et de réseaux dans l’expression de la concatenation connecté à un port de sortie.
    ...

    Résolution

    Pour contourner ce problème, copiez le fichier joint lt_tx_data.sv dans le répertoire suivant :

    xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/cadence/

    Ce problème sera résolu dans une version ultérieure du Intel FPGA IP 10GBASE-KR PHY.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V GX
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.