ID de l'article: 000085785 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quand la faible résistance de retrait est-elle activée pendant la mise sous alimentation des périphériques Cyclone III et Cyclone IV ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La faible résistance à la mise en marche est activée pour les périphériques Cyclone®, Cyclone II, Cyclone III et Cyclone IV, après que le périphérique quitte le module POWER On Reset (QUE L’on réinitialise) comme indiqué par la broche nSTATUS qui passe haut. Les broches d’E/S de l’utilisateur sont tridés pendant la mise sous alimentation et pendant LE TRAVAIL.  Ainsi, si VCCIO est alimenté avant le VCC et d’autres alimentations CONTRÔLÉEs, les broches d’E/S seront tridés sans la faible résistance de retrait activée.

Produits associés

Cet article concerne 5 produits

FPGA Cyclone® II
FPGA Cyclone®
FPGA Cyclone® III
FPGA Cyclone® IV
FPGA GX Cyclone® IV

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.