ID de l'article: 000085771 Type de contenu: Dépannage Dernière révision: 20/12/2012

Le cœur IP du contrôleur de reconfiguration de l’émetteur-récepteur échoue avec une largeur d’impulsion de min sur le signal av_reconfig_pma_testbus_clk

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Il s’agit d’un problème connu et il sera résolu dans la prochaine version de Quartus® II.
    Résolution

    Créez une contrainte SDC externe avec cette contrainte et le projet Recompile Quartus II :

    create_generated_clock {av_reconfig_pma_testbus_clk}
    -source [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}]
    -divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.