Vous pouvez convertir un FICHIERASFI EN fichier testbench HDL à l’aide de la commande Exporter (menu fichier). Sélectionnez Verilog HDL ou VHDL dans la liste save as type (Enregistrer comme liste de types).
Le nouveau fichier aura respectivement l’extension .vt ou .vht pour Verilog HDL ou VHDL. Utilisez ce fichier testbench pour effectuer une simulation fonctionnelle ou de synchronisation au niveau du portail dans l’outil de simulation tiers.
Pour plus d’informations sur la simulation de votre conception dans un outil de simulation tiers, reportez-vous à la section Simulation du volume 2 du Manuel de Quartus II, ou à la documentation de votre outil de simulation.