Le timing des E/S, qui comprend l’adresse/commande, le gating DQS, la capture de lecture, l’écriture et le nivelage en écriture est entièrement étalonné sur le processus, la tension et la température (PVT). Par conséquent, les marges sont les mêmes pour tous les modèles. Le rapport DDR de l’Analyseur de synchronisation indique les pire valeurs de cas sur tous les angles de ces interfaces étalonnées.
N°1