ID de l'article: 000085735 Type de contenu: Dépannage Dernière révision: 20/01/2015

Pourquoi la tension est-elle plus élevée que prévue sur les broches _HPS VREF* ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Avant la configuration par le logiciel de préchargeur, les broches VREF dans la section HPS des périphériques Arria® V et Cyclone® V SoC seront configurées avec une pullup faible.

Si le régulateur utilisé pour VREF n’a qu’une capacité de source de courant mais ne dispose pas de la capacité de dissipation du courant, la tension des broches VREF augmentera et pourrait entraîner une panne de la séquence d’étalonnage du contrôleur mémoire externe.

Résolution Assurez-vous que le régulateur utilisé pour alimenter VREF a la capacité de sombrer et de s’approvisionner en courant.

Produits associés

Cet article concerne 5 produits

FPGA SoC Cyclone® V SE
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.