Les versions 4.1 et antérieures de la spécification IBIS limitent la durée de la colonne signal_name à 20 caractères ou moins. Lorsqu’un port deisgn FPGA possède un nom de port de plus de 20 caractères, le logiciel Quartus® II doit tronquer le nom du port pour correspondre à la limite de 20 caractères.
Pour les périphériques Arria® V, Stratix® V et Cyclone® V, le logiciel Quartus II prend en charge la génération de modèles IBIS aux versions 4.2 et 5.0 les plus récentes de la spécification IBIS qui possèdent une limite de caractères incerased de 40 caractères sur la colonne signal_name.
Pour les périphériques Stratix V, la version IBIS peut être sélectionnée en sélectionnant la catégorie EDA Tool Settings : Board-Level (Paramètres) dans la boîte de dialogue Settings (Paramètres) disponible dans le menu Assignments (Affectations).
Pour les périphériques V et Cyclone V Arria, la cession doit être ajoutée manuellement au fichier Quartus Settings (.qsf).
La mission est les suivantes :
set_global_assignment nom EDA_IBIS_SPECIFICATION_VERSION -section_id eda_board_design_signal_integrity
La version peut être définie sur 4P2 pour la prise en charge de la version 4.2 et 5P0 pour la version 5.0.