ID de l'article: 000085726 Type de contenu: Dépannage Dernière révision: 23/04/2013

Pourquoi ma suite VIP à Qsys possède-t-elle des erreurs de synchronisation entre la mémoire tampon de trame et la mémoire DDR ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif C’est un problème lorsque Qsys génère la mémoire tampon de trame et le cœur de de l’entrelaceur.  Les fichiers SDC ne sont pas automatiquement ajoutés au dossier de conception du système Qsys.
Résolution

Pour contourner ce problème, vous pouvez ajouter manuellement le fichier SDC pour la mémoire tampon de trame du cœur de De-Interlacer en accédant au fichier \ip\altera\, en copieant le fichier .sdc de ce dossier et en ajoutant ce fichier à votre dossier de projet.  Vous devrez ensuite ajouter ce fichier SDC à la liste des fichiers SDC que l’Analyseur de synchronisation TimeQuest évalue lors de l’exécution de l’analyse de synchronisation dans votre conception.  Cela est réalisé dans les affectations > paramètres > les paramètres de l’analyseur timequest.

Cela sera corrigé dans une prochaine version du logiciel Quartus® II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.