ID de l'article: 000085698 Type de contenu: Messages d'erreur Dernière révision: 01/12/2012

Une erreur se produit lors de la génération d’un cœur IP RLDRAM 3 avec partage PLL et le kit d’outils de débogage EMIF on-Chip

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte les produits RLDRAM 3.

Le message d’erreur suivant peut apparaître lorsque vous tentez de générer un cœur IP RLDRAM 3 avec l’outil Enable EMIF On-Chip Option de débogage du kit d’outils activée et mode de partage PLL défini vers l’esclave:

Erreur : test : add_connection : pas de type de connexion pour afi_clk.out_clk_1/seq_bridge.clk ...

Résolution

La solution à ce problème est de générer l’IP avec la PLL Le mode de partage défini sur Aucun partageet connexions manuelles à un PLL externe.

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.