ID de l'article: 000085694 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus concernant le contrôleur SDRAM DDR3 basé sur UniPHY dans les versions 10.0 et 10.0SP1 des logiciels Quartus II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui. Lorsque votre conception instantanéise le contrôleur SDRAM DDR3 « non-niveau » avec UniPHY dans le logiciel Quartus® II version 10.0 et 10.0 SP1, il est possible que vous voyiez les avertissements suivants pendant la compilation.

Avertissement : filtre ignoré à <nom du cœur IP>.sdc(500) : *aligned_oe* ne pouvait pas être adapté à une horloge, un keeper, un registre, un port, une broche, une cellule ou une partition
Avertissement : set_false_path ignorée à <nom de cœur IP>.sdc(500) : Argument is pas un ID d’objet
Infos : set_false_path de *aligned_oe* à

En conséquence, le rapport de marge de synchronisation est imcomplete. Il est possible que vous trouviez uniquement un rapport de marge de synchronisation en écriture généré dans «Report DDR » (Rapport DDR).

Pour contourner ce problème, veuillez utiliser le mode «Sélection de l’autoligue ».

Ce problème a été résolu dans la version 10.1 du logiciel Quartus II et plus.

 

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.