ID de l'article: 000085675 Type de contenu: Dépannage Dernière révision: 28/11/2011

Fréquences LVDS incorrectes dans la compilation De Quartus II pour la fonction MegaCore de niveau POS-PHY 4

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Pour la plupart des débits de données, les fréquences LVDS, dont Rapports du logiciel Quartus II après compilation dans le Timequest Timing L’analyseur dans la section Horloges est incorrect. Si pour certains débits de données (800 Mbit/s, 1 000 Mbit/s, 1 250 Mbit/s), les fréquences calculées sont correctes.

Résolution

Pour contourner ce problème, n’utilisez que les 800 Mbit/s, 1 000 Mbit/s ou des débits de données de 1 250 Mbit/s.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.