Pour un fonctionnement normal, vous ne pouvez pas définir test_in ports sur les 0.
Définissez les entrées test_in suivantes sur 1 :
bit[3] = mode FPGA.
bit[5] = Lorsque défini, empêche le LTSSM d’entrer en mode de conformité.
bit[7] = Désactive la négociation sur l’état de faible puissance.