ID de l'article: 000085660 Type de contenu: Dépannage Dernière révision: 11/09/2012

Puis-je attribuer la broche REFCLK des émetteurs-récepteurs à une PLL d’usage général dans les périphériques Stratix II GX et Stratix IV GX/GT ?

Environnement

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez attribuer la broche REFCLK des émetteurs-récepteurs comme horloge d’entrée à un PLL à usage général dans Stratix® II GX et Stratix périphériques IV GX/GT, uniquement si vous avez instantané au moins un canal d’émetteur-récepteur dans le bloc associé à cette broche REFCLK. Vous pouvez instantanément utiliser une broche REFCLK pour un canal d’émetteur-récepteur délateur et maintenir le canal d’émetteur-récepteur dans un état de réinitialisation lors d’un fonctionnement normal.  

    Ces informations s’appliquent également à d’autres familles de périphériques GX/GT/GZ équipées de broches REFCLK dédiées aux émetteurs-récepteurs à haut débit.

    Produits associés

    Cet article concerne 13 produits

    FPGA Stratix® II GX
    FPGA Stratix® II GX
    FPGA Arria® II GZ
    FPGA Arria® II GX
    FPGA Stratix® II GT
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® GX
    FPGA SoC Arria® V SX
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.