Problème critique
La section « Compile the Design in the Qsys Design Flow » (Compiler la conception dans le flux de conception Qsys) le chapitre « Démarrer » du Stratix V Hard IP pour le Guide de l’utilisateur PCI Express de manière incorrecte indique de sélectionner ModelSim pour la simulation sur la page des paramètres de l’EDA pour les frais de bureau. Cette étape entraîne le quartus II logiciel pour essayer de créer une netlist post simulation ; cependant, post compilation la génération de netlist n’est pas prise en charge.
Il s’agit uniquement d’une erreur de documentation.
Lors de la création de votre projet Quartus II, ne sélectionnez pas une simulation outil sur la page des paramètres de l’outil EDA.
Il s’agit d’une version 11.1 fixe de la Stratix V Hard IP pour guide de l’utilisateur PCI Express.