ID de l'article: 000085627 Type de contenu: Messages d'erreur Dernière révision: 09/11/2011

Erreur dans les instructions de démarrage pour la simulation post-compilation

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La section « Compile the Design in the Qsys Design Flow » (Compiler la conception dans le flux de conception Qsys) le chapitre « Démarrer » du Stratix V Hard IP pour le Guide de l’utilisateur PCI Express de manière incorrecte indique de sélectionner ModelSim pour la simulation sur la page des paramètres de l’EDA pour les frais de bureau. Cette étape entraîne le quartus II logiciel pour essayer de créer une netlist post simulation ; cependant, post compilation la génération de netlist n’est pas prise en charge.

    Il s’agit uniquement d’une erreur de documentation.

    Résolution

    Lors de la création de votre projet Quartus II, ne sélectionnez pas une simulation outil sur la page des paramètres de l’outil EDA.

    Il s’agit d’une version 11.1 fixe de la Stratix V Hard IP pour guide de l’utilisateur PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.