ID de l'article: 000085609 Type de contenu: Information et documentation de produit Dernière révision: 17/05/2016

Comment résoudre les violations de la synchronisation de récupération et de retrait associées à l’global_reset_n broche de l’IP EMIF Arria 10 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

The Arria 10 EMIF IP global_reset_n le signal peut être provenant d’une source asynchrone ou synchrone.

Lla global_reset_n le signal est synchronisé aux domaines d’horloge pour générer des signaux de réinitialisation synchrones à l’intérieur de l’IP EMIF dure. Toute violation du timing de retrait et de récupération associée aux signaux utilisateur entraîne le global_reset_nle port d’entrée vers les nœuds de l’IP EMIF peut être coupé.


Résolution

Ajouter un set_false_path contrainte à votre projet avec le format suivant :

set_false_path du signal à *

Une contrainte d’exemple est :

set_false_path-de clkrst|clkrst\|global_reset_n* à packet:packet_i|packet_altera_emif_151*


Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.