ID de l'article: 000085604 Type de contenu: Messages d'erreur Dernière révision: 18/04/2016

Erreur interne : sous-système : EDA, fichier : wsc_hierarchy_builder.cpp, ligne : 1928 ne peut pas trouver d’informations sur la hiérarchie

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette erreur peut se produire lorsque vous créez une netlist Verilog pour Primetime, lorsque l’analyseur de synchronisation TimeQuest est activé dans la version 6.1 du logiciel Quartus® II.

Cette erreur se produit lorsque votre conception a des affectations qui déclenchent une synthèse hiérarchique (telle qu’une affectation de synthèse globale, et la même affectation avec une valeur différente sur une entité), ce qui entraîne l’Auteur de netlist Primetime EDA à générer une netlist hiérarchique.

Ce problème est résolu à partir du logiciel Quartus II version 7.0.

Vous pouvez également utiliser mySupport pour demander le correctif 0.24 du logiciel Quartus II version 6.1 qui résout le problème.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.