ID de l'article: 000085599 Type de contenu: Dépannage Dernière révision: 14/12/2012

Pourquoi une modification de la largeur du coefficient bit modifie-t-elle les résultats de la compilation dans le logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il s’agit d’un problème dans le logiciel Quartus® II lors de l’utilisation du mégacore ALTMULT_ACC (MAC) avec le pré-adder et du multiplicateur avec coefficients. Si les coefficients sont définis sur 18 bits, ce qui est identique à l’entrée, aucune ressource supplémentaire ne sera utilisée en dehors du bloc DSP. Lorsque la largeur du coefficient bit est modifiée en 16 bits, la fonctionnalité Chainin n’est pas utilisée dans le bloc DSP et implimentée dans les el.

    Résolution

    Si vous êtes concerné par la logique supplémentaire en dehors du bloc DSP, maintenez la largeur du coefficient bit à 18 bits.

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.