Pourquoi DDR3 ODT échoue dans la simulation avec denali ?

Dans les contrôleurs SDRAM DDR3 dotés des fonctions MEGACore® IP ALTMEMPHY version 11.0 et antérieures, les pannes d’ODT DDR3 peuvent se produire dans la simulation avec Denali.

Configurations affectées

Ce problème affecte les configurations DDR3 avec des barrettes DIMM sans connecteur, plusieurs modules DIMM, l’ODT activé et un certain nombre d’emplacements supérieurs à 1.

Impact sur la conception

Ce problème peut entraîner une erreur de simulation et entraîner une corruption des données dans le matériel.

État de la solution

Ce problème est résolu dans les contrôleurs SDRAM DDR3 avec fonction IP MegaCore d’ALTMEMPHY version 11.0 SP1.

Il existe deux solutions possibles à ce problème :

Option 1 : ouvrez le fichier alt_mem_ddrx_controller_st_top.v et ajoutez 1 (lk) à l’équation utilisée pour extraire les CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP et les CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP locaux.

Option 2 : ouvrez le fichier généré _alt_mem_ddrx_controller_top.v et changez la valeur CFG_READ_ODT_CHIP localparam en « h0 ».