ID de l'article: 000085550 Type de contenu: Messages d'erreur Dernière révision: 18/03/2013

Erreur interne : sous-système : CDB_SGATE, fichier : /quartus/db/cdb_sgate/cdb_sgate_wys_ram_block.cpp, ligne : 475

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 11.1 SP2 du logiciel Quartus® II et versions antérieures, il est possible que vous voyiez cette erreur lors de la compilation d’une conception ciblant un périphérique Cyclone® III. Cette erreur peut se produire si l’option d’équilibrage de bloc de RAM automatique est activée dans votre fichier de paramètres Quartus II(.qsf):

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING ON

Notez qu’il s’agit de la valeur par défaut de cette affectation.

Résolution

Pour contourner le problème, éteignez l’option d’équilibrage du bloc de RAM automatique en utilisant la cession ci-dessous dans votre .qsf:

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING OFF

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 2 produits

FPGA Cyclone® III
FPGA Cyclone® III LS

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.