ID de l'article: 000085525 Type de contenu: Dépannage Dernière révision: 11/09/2012

Puis-je avoir plusieurs affectations au même signal dans une instruction de processus VHDL ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, le Quartus®Le logiciel II prend en charge plusieurs affectations au même signal même si le dernier attribué a priorité.

Cependant, si vous compilez dans le logiciel Quartus 2000.09 ou une version inférieure, et que vous n’avez pas spécifié explicitement la portée de vos signaux, vous pouvez ne pas simuler correctement.

Considérez le code suivant : 

 
----
signal a : std_logic_vector(7 downto 0);

process(iclock1,reset)
  if (reset='0') then
   a
----

Lorsque la « réinitialisation » est « 0 », au lieu d’obtenir « 11100000 » pour le signal « a », la simulation logicielle de Quartus montre les 2 bits les plus significatifs (MSB) comme possédant un entassé et affiche ce qui suit : « 00100011 ».

Si vous modifiez a sur a (7 downto 0), la conception simulera correctement.

Ce problème est résolu dans la version 1.0 du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.