ID de l'article: 000085501 Type de contenu: Dépannage Dernière révision: 30/10/2012

Des problèmes d’apprentissage des liens peuvent survenir avec Stratix IP dure V pour les terminaux PCIe Gen2 dans les systèmes Gen3.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Des problèmes de formation de liaison peuvent survenir avec Stratix V Hard IP pour Points d’extrémité PCIe Gen2 dans les systèmes Gen3, tels que le pont Intel Ivy ou microprocesseurs de L’Ententre.

    Résolution

    La solution de contournement consiste à passer au logiciel Quartus II 12.0 SP2 Libération.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.