ID de l'article: 000085479 Type de contenu: Messages d'erreur Dernière révision: 13/04/2007

Erreur (10253) : erreur d’instanciation du module HDL Verilog à <design>.v(ligne #) : ne peut pas étendre le nombre d’instances à l’évidence, car la déclaration concernant le module instantané n’a pas été analysée</design>

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cette erreur peut se produire lors de la synthèse avec le logiciel Quartus® II version 6.1 ou 7.0, si le nom de votre module correspond au nom d’instance.

Par exemple, dans le module suivant appelé tribuf64bit , une instanciation du module est appelée tribuf8bit :

module tribuf64bit (output [63:0] out,  input [63:0] in, input enable);
   wire [63:0] out, in;
   wire enable;
 
   //array of eight 8-bit tri-state buffers; each instance is connected
   //to 8-bit part selects of the 64-bit vectors;

   tribuf8bit tribuf8bit[7:0] (out, in, enable);
endmodule

Le nom tribuf8bit d’instance est le même que le nom du module tribuf8bit . Pour contourner ce problème, changez le nom de l’instance pour quelque chose d’autre que le nom du module. Par exemple, changez le nom d’instance comme suit :

● inst_tribuf8bit[7:0] (out, in, enable) ;

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.