ID de l'article: 000085463 Type de contenu: Messages d'erreur Dernière révision: 27/08/2013

Avertissement : période d’horloge spécifiée pour l’horloge de sortie PLL <pll clock="" output=""> doit être supérieur ou égal à <clock period=""> pour les E/S de sortie <pll clock="" output="">.</pll></clock></pll>

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez obtenir ce message d’avertissement si votre conception utilise un schéma d’horloge avancé que l’analyseur de synchronisation classique ne prend pas en charge. Le message d’avertissement peut se produire par exemple, si vous implémentez votre conception avec la mégafunction Ethernet à trois vitesses et utilisez l’Analyseur de synchronisation classique pendant la compilation.

Afin d’éviter ce message d’avertissement, utilisez l’Analyseur de synchronisation TimeQuest dans le processus d’analyse de synchronisation.  L’analyseur de synchronisation classique a été pris en charge pour la dernière fois dans la version 10.0 du logiciel Quartus® II.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® III

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.