ID de l'article: 000085443 Type de contenu: Messages d'erreur Dernière révision: 06/05/2014

Erreur : pcie_sv_hip_de_hip_status_0 : wrong # args : doit être « proc_quartus_synth nom »

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de la recompilation de la conception PCI Express® conception de référence fournie avec AN465, l’erreur suivante se produit :

Erreur : pcie_sv_hip_de_hip_status_0 : wrong # args : doit être « proc_quartus_synth nom »
lors de l’exécution
« proc_quartus_synth »
(procédure « proc_sim_verilog » ligne 2)
invoquée de l’intérieur
« proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge » ?

Cette erreur concerne la logique de couche d’application de étanchéité qui pousse les voyants sur le circuit imprimé. Il n’est pas nécessaire lors de la création d’une conception PCIe complète. Vous pouvez supprimer l’élément Qsys et ne pas perdre de fonctionnalité.

Résolution Retirez le composant Qsys pcie_sv_hip_de_hip_status_0.

Articles apparentés

Produits associés

Cet article concerne 13 produits

FPGA Stratix® V GX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GT
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.