ID de l'article: 000085440 Type de contenu: Dépannage Dernière révision: 22/06/2016

Le fichier SDC généré automatiquement par MAC à faible latence est invalide lorsque la génération VHDL est utilisée

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans les versions 15.1 et 16.0 du logiciel Quartus® Prime, le fichier .sdc généré automatiquement pour le MAC 10G Ethernet Faible latence est invalide pour l’implémentation VHDL de l’IP.

    L’analyseur de synchronisation du timequest ignore les contraintes des SDC.

    Résolution

    Ce problème a été résolu dans les versions 16.0 et ultérieures du logiciel Quartus Prime.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.