ID de l'article: 000085434 Type de contenu: Dépannage Dernière révision: 01/06/2015

Pourquoi mon périphérique Stratix IV, le système PCI Express Gen2 ne parvient-il pas à lier l’train après une mise à niveau vers les versions 14.0 et ultérieures du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un bogue dans les versions 14.0 et ultérieures du logiciel Quartus® II, il est possible que le système PCI Express® Gen2 de votre appareil Stratix® IV ne relie pas le train dans les conditions suivantes.

    • Création instantanée d’une nouvelle IP dure Gen2 pour PCI Express générée dans les versions 14.0 et ultérieures du logiciel Quartus II.
    • Mise à niveau d’une IP dure Gen2 existante pour PCI Express optimisée dans les versions 14.0 et ultérieures du logiciel Quartus II.
    • Instantanéisation d’une nouvelle IP Gen2 PIPE PHY générée dans les versions 14.0 et ultérieures du logiciel Quartus II.
    • Mise à niveau d’une IP Gen2 PIPE PHY existante avec filtrage dans les versions 14.0 et ultérieures du logiciel Quartus II.
    Résolution

    Pour résoudre ce problème, vous pouvez ajouter les affectations suivantes à votre fichier de paramètres Quartus (. QSF)

    • set_instance_assignment nom POWER_UP_LEVEL HIGH -to *pllreset_delay_blk0c*
    • set_instance_assignment nom POWER_UP_LEVEL HIGH-to*pcie_sw_sel_delay_blk0c*

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® II GT
    FPGA Stratix® II GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.