ID de l'article: 000085408 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la plage de tension d’entrée du récepteur de périphérique IV Stratix pour les E/S LVDS standard ?

Environnement

  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La plage de tension d’entrée du récepteur de périphérique STRATIX® IV pour la norme D/S LVDS est indiquée ci-dessous :

    La plage d’entrées de tension du récepteur pour le débit de données lorsque Dmax > 700 Mbit/s est de 1,0 V = < VIN = < 1,6 V.

    La plage d’entrées de tension du récepteur pour le débit de données lorsque Dmax = < 700 Mbit/s est de 0 V = < VIN = < 1,85 V.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® IV
    FPGA Stratix® IV E

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.