ID de l'article: 000085392 Type de contenu: Messages d'erreur Dernière révision: 15/08/2012

Erreur : impossible de lire un fichier »<variation_name>_phy_ddr_timing.tcl » : aucun fichier ou répertoire de ce type lors de l’exécution de « source »<variation_name>_phy_ddr_timing.tcl » (fichier »<sub-directory>/<variation_name>ligne _p...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans les versions 9.1 et 9.1SP1 du logiciel Quartus® II, le script sdc   n’est pas en mesure de sourcer le fichier « _phy_ddr_timing.tcl » pendant la compilation si les fichiers IP pour ALTMEMPHY ou les contrôleurs hautes performances pour les interfaces SDRAM DDR2 et DDR3 dans Arria® II GX et Stratix® IV ne sont pas situés dans le répertoire de haut niveau du projet.

 

La solution de contournement consiste à placer une copie du _phy_ddr_timing.tcl dans le répertoire de projet de haut niveau.

 

Pour que la commande DDR du rapport TimeQuest fonctionne, placez également une copie de ces fichiers tcl dans le répertoire de projet de haut niveau :

 

1. _phy_ddr_pins.tcl

2. _phy_report_timing.tcl

3. _ phy_report_timing_core.tcl

 

Si vous générer à nouveau l’IP, vous devez à nouveau copier sur les fichiers tcl. Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 4 produits

FPGA Arria® II GX
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.