Problème critique
Ce problème affecte les produits DDR2 et DDR3.
Interfaces de mémoire externe ciblant Arria V ou Cyclone V périphériques et l’utilisation du contrôleur mémoire dure génèreront des avertissements messages si vous pilotez la logique utilisateur avec une PLL autre que l’horloge AFI.
Les messages d’avertissement suivants s’affichent (où SingleInterface_mem_if_ddr3_emif_0. est un nom spécifié par l’utilisateur :
Critical Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Failed
to find PLL clock for pins
Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Could
not find all DRIVER CORE CK pins
La solution à ce problème est la suivante :
- Ouvrez le script de cartographie des broches dans un éditeur de texte.
- Dans le script de mappage des broches, localisez les lignes suivantes :
if {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]]
> 0} {
�
Remplacez les lignes ci-dessus par les éléments suivants :
if {[string compare -nocase (driver_core_ck_pins)
""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]]
> 0} {
- Dans le fichier SDC, changez
pll_driver_core_clock
de l’horloge qui pousse la logique de l’utilisateur.
Ce problème sera résolu dans une version ultérieure.