La cartographie entre les broches de l’horloge d’entrée, les sorties du compteur PLL et les entrées du bloc de contrôle de l’horloge est la suivante pour les périphériques Stratix® III et Stratix IV :
-
inclk[0] et inclk[1]- peut être alimenté par l’une des quatre broches d’horloge dédiées du même côté du périphérique
-
inclk[2]- peut être alimenté par les compteurs PLL C0 et C2 à partir des deux PLL centres du même côté du périphérique
-
inclk[3]- peut être alimenté par les compteurs PLL C1 et C3 à partir des deux PLL centres du même côté du périphérique
Pour la sélection dynamique de ces sources d’horloge, vous pouvez utiliser la mégafunction ALTCLKCTRL dans votre conception.
Les PLL d’angle (L1, L4, R1 et R4) et les broches d’entrée d’horloge correspondantes (PLL_L1_CLK et ainsi de suite) ne prennent pas en charge la sélection dynamique du réseau GCLK.
La sélection de la source d’horloge pour les réseaux GCLK et RCLK à partir des PLL d’angle (L1, L4, R1 et R4) et les broches d’entrée d’horloge correspondantes (PLL_L1_CLK et ainsi de suite) est contrôlée de manière statique à l’aide des paramètres du bit de configuration dans le fichier de configuration(.sof ou .pof)généré par le logiciel Quartus® II.
